Définition générale

Le W9712G6JB est une RAM SDR2 DDR2 de 128 M bits, organisée en 2,097,152 mots ×4 banques ×16 bits. Cet appareil atteint des vitesses de transfert à haute vitesse allant jusqu'à 1066Mb/sec/pin (DDR2-1066) pour des applications générales.25ILe -18 est conforme à la spécification DDR2-1066 (7-7-7).Les -25/25I/25A sont conformes aux spécifications DDR2-800 (5-5-5) ou DDR2-800 (6-6-6) (la qualité industrielle 25I et la qualité automobile 25A qui est garantie pour supporter -40 °C ≤TCASE ≤95 °C)Le -3 est conforme à la spécification DDR2-667 (5-5-5).

Caractéristiques

L'alimentation électrique: VDD, VDDQ= 1,8 V ±0,1 V
Architecture à double débit de données: deux transferts de données par cycle d'horloge
La latence CAS: 3, 4, 5, 6 et 7
Longueur de l'explosion: 4 et 8
Les stroboscopies bidirectionnelles et différentielles (DQS et DQS) sont transmises/reçues avec les données
Bordé avec les données de lecture et centré avec les données d'écriture
DLL aligne les transitions DQ et DQS avec l'horloge
Les entrées d'horloge différentielle (CLK et CLK)
Masques de données (DM) pour l'écriture de données.
Les commandes entrées sur chaque bord, données et masque de données CLK positifs sont référencées sur les deux bords du DQS
La latence additive programmable CAS publiée est prise en charge pour rendre l'efficacité du bus de commande et de données
Lecture de la latence = latence additive plus latence CAS (RL = AL + CL)
Réglage de l'impédance hors puce-conducteur (OCD) et de la terminaison sur-puce (ODT) pour une meilleure qualité du signal
Opération de précharge automatique pour les rafales de lecture et d'écriture
Les modes d'actualisation automatique et d'auto-actualisation
Désactivation préchargée et active
Écrire un masque de données
Écrire la latence = lire la latence - 1 (WL = RL - 1)
Interface: SSTL_18
Emballé dans une boule WBGA 84 (8X12,5 mm)²), utilisant des matériaux sans plomb et conformes à la directive RoHS