La mémoire SDRAM DDR2
MT47H256M4 ¢ 32 Meg x 4 x 8 banques
MT47H128M8 16 Meg x 8 x 8 banques
MT47H64M16 8 Meg x 16 x 8 banques
Caractéristiques
• VDD = 1,8 V ± 0,1 V, VDDQ = 1,8 V ± 0,1 V
• Émetteur/sortie de 1,8 V selon la norme JEDEC (compatible avec SSTL_18)
• Option de stroboscope différentiel de données (DQS, DQS#)
• architecture de pré-recherche 4n-bits
• Option de rétroéclairage à sortie double (RDQS) pour x8
• DLL pour aligner les transitions DQ et DQS avec CK
• 8 banques internes pour une opération simultanée
• latence CAS programmable (CL)
• La latence de l'additif CAS (AL) affichée
• RÉCITER la latence = LIRE la latence - 1 tCK
• Longueur d'éclatation sélectionnable (BL): 4 ou 8
• Puissance réglable de l'entraînement de sortie de données
• 64 ms, 8192 cycles de mise à jour
• Termination au moment de la mise au point (ODT)
• Option de température industrielle
• Option de température automobile (AT)
• Conforme à la directive RoHS
• Prend en charge les spécifications JEDEC pour le jitter d'horloge