Résumé
La DRAM synchrone ISSIS 64 Mb IS42S32200 est organisée en 524.288 bits x 32 bits x 4 banques pour une meilleure performance.Tous les signaux d'entrée et de sortie se réfèrent au bord croissant de l'entrée de l'horloge.
Définition générale
La SDRAM de 64 Mb est une mémoire CMOS dynamique à accès aléatoire à haute vitesse conçue pour fonctionner dans des systèmes de mémoire de 3,3 V contenant 67108Configuré en interne comme une DRAM quad-bank avec une interface synchrone.777La banque de 216 bits est organisée en 2048 lignes de 256 colonnes de 32 bits.
Caractéristiques
• Fréquence de l'horloge: 166, 143 MHz
• entièrement synchrone; tous les signaux sont référencés sur un cadran positif
• Banque interne pour accès à la rangée de caches/précharge
• alimentation unique de 3,3 V
• Interface LVTTL
• Longueur de rafale programmable 1, 2, 4, 8, page complète
• Séquence d'explosion programmable: séquentielle/intermédiaire
• Mode de mise à jour automatique
• 4096 cycles de mise à jour toutes les 64 ms
• Adresse de colonne aléatoire à chaque cycle d'horloge
• latence du CAS programmable (2, 3 heures)
• Capacité de lecture/écriture rapide et de lecture/écriture rapide
• Termination de l'explosion par commande d'arrêt de l'explosion et de précharge
• Disponibilité de température industrielle
• Paquet 400 mil 86 broches TSOP II