Description fonctionnelle
L'AS7C256 est une mémoire à accès aléatoire statique (SRAM) CMOS de 262,144 bits de haute performance organisée en 32 768 mots × 8 bits.et une interface simple sont souhaitées.
Caractéristiques
• Organisation: 32 768 mots × 8 bits
• Haute vitesse
Temps d'accès à l'adresse 10/12/15/20/25/35 ns
- 3/3/4/5/6/8 ns de sortie permettent le temps d'accès
• Faible consommation électrique
Activité active: 660 mW maximum (cycle de 10 ns)
¢ En veille: 11 mW maximum, CMOS I/O 2,75 mW maximum, CMOS I/O, version L
Componente à courant continu très faible en puissance active
• Rétention de données de 2,0 V (version L)
• Égalité d'accès et de temps de cycle
• Extension facile de la mémoire avec des entrées CE et OE
• compatibles avec TTL, I/O à trois états
• les paquets standard JEDEC à 28 broches
¥ 300 mil PDIP et SOJ Socket compatibles avec 7C512 et 7C1024
¥ 330 millions de SOIC
¢ 8 × 13,4 TSOP
• Protection contre les DSE > 2000 volts
• Courant de verrouillage > 200 mA