Description fonctionnelle
Le CY7C1350G est une SRAM à décharge de 3,3 V, 128 K × 36 à tuyauterie synchrone conçue spécifiquement pour prendre en charge des opérations de lecture/écriture régulières illimitées sans l'insertion d'états d'attente.Le CY7C1350G est équipé de la logique avancée No Bus LatencyTM (NoBLTM) nécessaire pour permettre des opérations de lecture/écriture consécutives avec des données transférées à chaque cycle d'horlogeCette caractéristique améliore considérablement le débit de la SRAM, en particulier dans les systèmes qui nécessitent de fréquentes transitions écriture/lecture.
Caractéristiques
■ Compatible avec les broches et fonctionnellement équivalent aux appareils ZBTTM
■ Contrôle interne du tampon de sortie automatique pour éliminer la nécessité d'utiliser l'OE
■ capacité d'écriture par octet
■ 128 K × 36 architecture commune d'E/S
■ 3,3 V d'alimentation électrique (VDD)
■ alimentation électrique d'entrée/sortie de 2,5 V / 3,3 V (VDDQ)
■ Temps rapides d'horloge à sortie
¢ 2,8 ns (pour les appareils de 200 MHz)
■ Clock enable (CEN) pin pour suspendre le fonctionnement
■ Écriture synchrone et autotemporale
■ Activer la sortie asynchrone (OE)
■ Disponible dans le paquet TQFP à 100 broches sans Pb, le paquet BGA à 119 boules sans Pb et non sans Pb
■ Capacité de détonation: ordre de détonation linéaire
■ Option en mode veille