Le module de la série NVIDIA Jetson TX2 peut être utilisé dans une grande variété d'applications nécessitant des métriques de performances variables.Pour s'adapter à ces conditions variables, les fréquences et les tensions sont activement gérées par le logiciel de gestion électrique et thermique Tegra et influencées par la charge de travail.

Processeur ARM Cortex-A57 MPCore (Quad-Core)
Les quatre cœurs de l'ARM Cortex-A57 sont des implémentations identiques de l'architecture ARMv8.Chaque cœur comprend 48 Ko d'instructions (I-cache) et 32 ​​Ko de données (D-cache) de niveau 1.Un cache L2 de 2 Mo est partagé par tous les cœurs.Les fonctionnalités du processeur Cortex-A57 incluent :

Implémentation complète de l'architecture ARM v8

Pipeline superscalaire, de longueur variable, hors service

La prédiction de branche dynamique avec le tampon cible de branche (BTB) et les RAM de tampon d'historique global, sont une pile de tour et un prédicteur indirect

TLB d'instructions L1 entièrement associatives à 48 entrées avec prise en charge native des tailles de page de 4 Ko, 64 Ko et 1 Mo.

TLB de données L1 entièrement associatif à 32 entrées avec prise en charge native des tailles de pages de 4 Ko, 64 Ko et 1 Mo.

TLB de niveau 2 (L2) unifié à 1024 entrées associatives à 4 voies dans chaque processeur

Cache d'instructions L1 protégé par parité fixe de 48 Ko et cache de données L1 protégé par ECC de 32 Ko

Un cache L2 protégé ECC de 2 Mo partagé par tous les cœurs Cortex-A57

Embedde Trace Microcell (ETM) basé sur l'architecture ETM v4

Performance Monitor Unit (PMU) basé sur l'architecture PMU v3

Interface de déclenchement croisé (CTI) pour le débogage multiprocesseur

Cryp to Graphic Engine pour le cryptage à la prise en charge de la fonction

Interface vers un contrôleur d'interruption générique externe (vGIC-400)

Prise en charge de la gestion de l'alimentation avec plusieurs domaines d'alimentation

Cortex-A57 Réviseur 1p3