Xilinx XC7A35T-2FGG484C puce d'ordinateur programmable FCBGA-484 2600 LAB 250 I/O

Les spécifications

Définition

Les FPGA de la série Xilinx® 7 comprennent quatre familles de FPGA qui couvrent la gamme complète de systèmes

Les exigences varient de faible coût, de faible facteur de forme, de coût sensible, d'applications à volume élevé à ultra-

largeur de bande de connectivité haut de gamme, capacité logique et capacité de traitement du signal pour les systèmes les plus exigeants

Les FPGA de la série 7 comprennent:

• Famille Spartan®-7: optimisée pour un faible coût, une faible puissance et des performances d'E/S élevées.

des emballages à très faible facteur de forme pour la plus petite empreinte de PCB.

• Famille Artix®-7: optimisée pour les applications à faible consommation nécessitant des émetteurs-récepteurs série et un DSP et une logique élevés

Il fournit le coût total le plus bas de la facture de matériaux pour les applications à haut débit et à faible coût.

• Famille Kintex®-7: optimisée pour des performances optimales en termes de prix avec une amélioration de 2X par rapport aux versions précédentes

La génération d'une nouvelle classe d'AFPG est possible.

• Famille Virtex®-7: optimisée pour des performances et des capacités de système les plus élevées avec une amélioration de 2X du système

Les dispositifs les plus performants sont dotés d'une technologie SSI (Stacked Silicon Interconnect).

technologie de procédé de pointe, haute performance, faible consommation (HPL), 28 nm, porte métallique à haute k (HKMG), 7

Les FPGA de série permettent une augmentation sans précédent des performances du système avec 2,9 Tb/s de bande passante I/O, 2 millions

La capacité de la cellule logique, et 5,3 TMAC/s DSP, tout en consommant 50% moins d'énergie que les appareils de la génération précédente pour

Les services de téléphonie mobile offrent une alternative entièrement programmable aux ASSP.

Caractéristiques

• Logique FPGA avancée de haute performance basée sur une technologie réelle de table de recherche à 6 entrées (LUT) configurable comme

mémoire distribuée.

• RAM à double port de 36 Kb avec logique FIFO intégrée pour la mise en mémoire tampon des données sur puce.

• Technologie SelectIOTM haute performance avec prise en charge des interfaces DDR3 jusqu'à 1 866 Mb/s.

• Connectivité série haute vitesse avec émetteurs-récepteurs multi-gigabit intégrés de 600 Mb/s à des débits maximaux de 6,6 Gb/s

jusqu'à 28,05 Gb/s, offrant un mode de faible consommation spécial, optimisé pour les interfaces puce à puce.

• Une interface analogique configurable par l'utilisateur (XADC), incorporant deux convertisseurs analogiques en numérique 1MSPS de 12 bits

avec des capteurs thermiques et d'alimentation sur puce.

• tranches DSP avec multiplicateur 25 x 18, accumulateur 48 bits et préaddition pour un filtrage à haute performance, y compris

filtrage par coefficient symétrique optimisé.

• Puissantes tuiles de gestion d'horloge (CMT), combinant boucle à verrouillage de phase (PLL) et gestionnaire d'horloge mixte

(MMCM) pour une haute précision et une faible vibration.

• Déployez rapidement le traitement intégré avec le processeur MicroBlazeTM.

• Bloc intégré pour PCI Express® (PCIe), jusqu'à x8 Gen3 Endpoint et port racine conceptions.

• Une large variété d'options de configuration, y compris la prise en charge des mémoires de base, le cryptage AES 256 bits avec

L'authentification HMAC/SHA-256 et la détection et la correction intégrées des SEU.

• Emballages à faible coût, à connexion par câble, à flip-chip à découvert et à haute intégrité du signal offrant une migration facile

Tous les paquets sont disponibles dans l'option sans Pb et certains dans l'option Pb.

• Conçu pour des performances élevées et une puissance minimale avec 28 nm, HKMG, procédé HPL, procédé de tension de base de 1,0 V

technologie et option de tension de noyau de 0,9 V pour une puissance encore plus faible

Guide du commerce