Introduction au projet

La famille MC9S12C / MC9S12GC-Family est une famille de MCU basée sur Flash de 48/52/80 broches, qui fournit la puissance et la flexibilité du noyau 16 bits à une toute nouvelle gamme de coûts et d'espace sensibles,Applications de réseau industriel et automobile à usage généralTous les membres de la famille MC9S12C / MC9S12GC disposent de périphériques standard sur la puce, y compris une unité de traitement centrale de 16 bits (CPU12), jusqu'à 128 K bytes de Flash EEPROM, jusqu'à 4 K bytes de RAM,une interface de communication en série asynchrone (SCI), une interface périphérique en série (SPI), un module de chronométrage à 16 bits de 8 canaux (TIM), un modulateur de largeur d'impulsion à 8 bits de 6 canaux (PWM), un convertisseur analogique-numérique (ADC) à 8 canaux et 10 bits.

Caractéristiques

• cœur HCS12 à 16 bits:

Compatible vers le haut avec le jeu d'instructions M68HC11
Le modèle de l'empilage et du programmeur d'interruption identique à M68HC11

L'indexation améliorée des adresses
¢ MMC (carte de mémoire et interface)
¢ INT (contrôle de l'interruption)
Le mode de débogage en arrière plan
DBG12 (module de débogage12 amélioré, y compris les points de rupture et le tampon de suivi du changement de flux)
MEBI (interface de bus d'expansion multiplexée) disponible uniquement en version de package à 80 broches
• Les entrées d'interrupteur de réveil:
¢ Jusqu'à 12 bits de port disponibles pour la fonction d'interruption de réveil avec filtrage numérique
• Fréquence de fonctionnement:
32 MHz équivalent à une vitesse de bus de 16 MHz pour une seule puce
- 32 MHz équivalent à la vitesse de bus de 16 MHz dans les modes de bus élargis
Option de la famille 9S12C: 50 MHz équivalent à une vitesse de bus de 25 MHz
Tous les membres de la famille 9S12GC permettent une fréquence de fonctionnement de 50 MHz.
• Régulateur interne de 2,5 V:
Il supporte une plage de tension d'entrée de 2,97V à 5,5V
Capacité de fonctionnement en mode faible consommation
Inclut les circuits de réinitialisation à basse tension (LVR)
Inclut les circuits à basse tension (LVI)
• Package LQFP à 48 broches, à 52 broches ou à 80 broches:
¢ Jusqu'à 58 lignes d'entrée/sortie avec 5V et capacité d'entraînement (ensemble 80 broches)
¢ Jusqu'à 2 lignes dédiées à l'entrée 5V uniquement (IRQ, XIRQ)

• Soutien au développement:
Le mode de débogage de fond (BDM) à fil unique
¢ Les points de rupture du matériel sur la puce
Des fonctionnalités améliorées de débogage de DBG12