Série de la puce de processeur d'unité centrale de traitement du noyau I5-7100U QLDP I3 (3MB cachette, jusqu'à 2.4GHz) - unité centrale de traitement de carnet
Le noyau i3-7100U est un processeur de double-noyau de l'architecture de lac Kaby. Il offre deux noyaux d'unité centrale de traitement a synchronisé à 2,4 gigahertz (sans Turbo Boost) et intègre HyperThreading pour fonctionner avec jusqu'à 4 fils immédiatement. Les différences architecturales sont plutôt petites comparées à la génération de Skylake, donc la représentation par mégahertz devrait être très semblable. Le SoC inclut un contrôleur de la mémoire DDR4 et une carte graphique à canal double d'Intel HD Graphics 620 (a synchronisé à 300 - 1000 mégahertz). Il est fabriqué en processus amélioré de 14nm FinFET à Intel. Comparez au vieux noyau i3-6100U de Skylake, l'i3-7100U offre des 100 mégahertz a amélioré la fréquence d'horloge.
| Nombre de processeur | i3-7100U |
| Famille | Mobile du noyau i3 |
| Technologie (micron) | 0,014 |
| Vitesse du processeur (gigahertz) | 2,4 |
| Taille de la cachette L2 (KBs) | 512 |
| Taille de la cachette L3 (mb) | 3 |
| Le nombre de noyaux | 2 |
| EM64T | Soutenu |
| Technologie de HyperThreading | Soutenu |
| Technologie de virtualisation | Soutenu |
| Technologie augmentée de SpeedStep | Soutenu |
| Caractéristique mordue pardébronchement | Soutenu |
Informations générales :
| Type | Unité centrale de traitement/microprocesseur |
| Segment de marché | Mobile |
| Famille | |
| Numéro de type | |
| Fréquence | 2400 mégahertz |
| Multiplicateur d'horloge | 24 |
| Paquet | 1356-ball BGA |
| Prise | BGA1356 |
| Taille | 1,65 » x 0,94"/4.2cm x 2.4cm |
| Date d'introduction | 30 août 2016 |
Architecture Microarchiteture :
| Microarchitecture | Lac Kaby |
| Noyau de processeur | Lac-U de Kaby |
| Creusez la progression | H0 (SR2ZW, SR343) |
| Processus de fabrication | 0,014 microns |
| Largeur de données | bit 64 |
| Le nombre de noyaux d'unité centrale de traitement | 2 |
| Le nombre de fils | 4 |
| Unité de virgule flottante | Intégré |
| Taille de niveau 1 cachette | 2 x 32 la manière du KB 8 a placé les cachettes associatives d'instruction 2 x 32 la manière du KB 8 a placé les cachettes associatives de données |
| Taille de niveau 2 cachettes | 2 x 256 la manière du KB 4 a placé les cachettes associatives |
| Taille de niveau 3 cachettes | 3 la manière du mb 12 a placé la cachette partagée associative |
| Mémoire physique | 32 GIGAOCTETS |
| Multitraitement | Non soutenu |
| Prolongements et technologies |
|
| Caractéristiques de puissance faible | Technologie augmentée de SpeedStep |
Périphériques/composants intégrés :
| Contrôleur d'affichage | 3 affichages |
| Graphiques intégrés | Type de GPU : Intel HD 620 Microarchitecture : GEN 9 LP Fréquence basse (mégahertz) : 300 Fréquence maximum (mégahertz) : 1000 |
| Contrôleur de mémoire | Le nombre de contrôleurs : 1 Canaux de mémoire : 2 Mémoire soutenue : DDR3L-1600, LPDDR3-1866, DDR4-2133 Largeur de bande maximum de mémoire (GB/s) : 34,1 |
| D'autres périphériques | Interface de PCI Express 3,0 (12 ruelles) |
Paramètres électriques/thermiques :
| Température de fonctionnement maximum | 100°C |
| Thermal Design Power | 15 watts |